Tabla de Contenidos: “…Reglas del álgebra booleana -- 5. Mapas de Karnaugh -- 7. Mapa de Karnaugh de cinco variables -- 8. …”

Tabla de Contenidos: “…3.2 LEYES DEL ÁLGEBRA DE BOOLE3.3 REGLAS DEL ÁLGEBRA DE BOOLE; 3.4 TEOREMAS DE DEMORGAN; 3.5 SIMPLIFICACIÓN MEDIANTE EL ÁLGEBRA DE BOOLE; 3.6 MAPAS DE KARNAUGH; CAPÍTULO 4; 4.1 SUMADOR BÁSICO; 4.2 SUMADOR COMPLETO; 4.3 SUMADOR BINARIO EN PARALELO; 4.4 RESTADOR DE 4 BITS; 4.5 COMPARADORES; 4.6 CONVERSORES DE CÓDIGO; 4.7 DECODIFICADORES; 4.8 CODIFICADORES; 4.9 DEMULTIPLEXORES; 4.10 MULTIPLEXORES; CAPÍTULO 5; 5.1 LATCHES; 5.2 FLIP-FLOPS; 5.3 TEMPORIZADOR 555; 5.4 DIVISOR DE FRECUENCIA; CAPÍTULO 6; 6.1 CONTADOR ASÍNCRONO; 6.2 CONTADOR SÍNCRONO; 6.3 CONTADOR SÍNCRONO ASCENDENTE DESCENDENTE…”

Tabla de Contenidos: “…BASES DEL LENGUAJE VHDL -- III.I LENGUAJE DE DESCRIPCIÓN DE HARDWARE VHDL -- III.II ENTIDADES Y ARQUITECTURAS -- III.III OBJETOS VHDL -- III.IV TIPOS DE DATOS -- III.V BIBLIOTECAS (LIBRARY) Y EMPAQUES (PACKAGES) -- III.VI ELEMENTOS DEL DISEÑO JERÁRQUICO -- III.VII OPERADORES -- III.VIII CIRCUITOS COMBINACIONALES -- III.IX FUNCIONES Y PROCEDIMIENTOS -- III.IX.I FUNCIONES -- III.X DECLARACIONES DE EVALUACIÓN -- CAPÍTULO 1 COMPUERTAS LÓGICAS Y ÁLGEBRA DE BOOLE -- 1.1 EXPRESIONES ALGEBRAICAS -- 1.2 IMPLEMENTACIÓN DE DISEÑOS ESQUEMÁTICOS EN UN FPGA -- 1.3 DEFINICIONES -- 1.4 ÁLGEBRA DE BOOLE -- 1.5 MAPAS DE KARNAUGH -- CAPÍTULO 2 CIRCUITOS COMBINACIONALES CODIFICADOS EN VHDL -- 2.1 CREACIÓN E IMPLEMENTACIÓN DE UN NUEVO PROYECTO -- 2.2 DECODIFICADORES -- 2.3 CODIFICADORES -- 2.4 MULTIPLEXORES -- 2.5 IMPLEMENTACIÓN DE FUNCIONES LÓGICAS CON MULTIPLEXORES -- CAPÍTULO 3 ARITMÉTICA DIGITAL -- 3.1 SUMADOR COMPLETO DE UN BIT -- 3.2 SUMADOR COMPLETO DE MÚLTIPLES BITS -- 3.3 CIRCUITO RESTADOR -- 3.4 CIRCUITO SUMADOR/RESTADOR -- 3.5 UNIDAD LÓGICA -- 3.6 UNIDAD ARITMÉTICA LÓGICA -- CAPÍTULO 4 CIRCUITOS SECUENCIALES -- 4.1 CIRCUITOS CON RETROALIMENTACIÓN -- 4.2 CIRCUITOS SECUENCIALES EN VHDL…”